轉載 http://guqian110.github.io/pages/2014/09/23/latch_versus_flip_flop.html 根據 Wiki: Flip-flop ( ...

(轉)Verilog數組表示及初始化 這里的內存模型指的是內存的行為模型。Verilog中提供了兩維數組來幫助我們建立內存的行為模型。具體來說，就是可以將內存宣稱為一個reg類型的數 ...

一，概念 在數字電路設計時，無論是組合、時序，還是FPGA電路中，都需要考慮競爭冒險現象（Race and Competition）。 競爭：由於信號在傳輸和處理過程中經過不同的邏輯門、觸發器或邏 ...

什么是競爭冒險？ 1 引言 現場可編程門陣列(FPGA)在結構上由邏輯功能塊排列為陣列，並由可編程的內部連線連接這些功能塊，來實現一定的邏輯功能。 FPGA可以替代其他PLD或者各種中小規模 ...

1.規范很重要工作過的朋友肯定知道，公司里是很強調規范的，特別是對於大的設計（無論軟件還是硬件），不按照規范走幾乎是不可實現的。邏輯設計也是這樣：如果不按規范做的話，過一個月后調試時發現有錯，回頭再看 ...